Transcript of CoWoS還不夠？台積電下一代封裝CoPoS登場！台積電先進封裝有多強？先進封裝CoWoS、CoPoS、InFO完整解析！
曲博科技教室 Dr. J Class
0:00CoPoS 稱為晶片堆疊面板堆疊載板0:03主要是使用方形的玻璃取代圓形的玻璃0:06作為臨時載板0:07這樣才能夠增加有效面積降低成本0:11 而不是使用玻璃中介板取代矽中介板 0:14不要再弄錯囉0:15當然使用玻璃中介板取代矽中介板0:17確實0:18各位曲博科技教室的觀眾朋友大家好0:20我是曲博0:21台積電的董事長0:22在四月份的法說會裡面提到0:24CoPoS 將會取代 CoWoS0:26成為未來的先進封裝方案0:29由於之前台積電的 CoWoS 先進封裝0:31應用在人工智慧的高效能運算0:34打遍天下無敵手0:35這回 CoPoS 將取代 CoWoS 的消息一出0:38立刻成為各大媒體關注的焦點0:41幾乎所有媒體都有相關的報導0:43而且都嘗試說明什麼是 CoPoS0:45只是大家都弄錯了0:47大部分的媒體都以為0:48CoPoS 就是使用方形的面板0:50取代圓形的矽晶圓作為中介板0:53或是將中介板的形狀與材質0:55從傳統的12吋圓形矽晶圓0:58改為大面積的方形玻璃面板1:01這些說法都是錯的1:02那麼到底台積電的 CoPoS1:04是什麼樣的技術呢1:05今天我們就來介紹台積電的先進封裝1:08同時為各位解答這個問題1:10所以1:10我們今天的題目是台積電先進封裝1:13簡介晶片堆疊面板堆疊載板Copas1:16首先我們和大家談談1:18台積電先進封裝的硬體架構1:20再來我們介紹什麼是晶圓級晶粒1:23尺寸封裝WLCSP1:25再來我們介紹散入型分印1:28焊散出行分奧的晶圓級封裝1:30以及整合散出行晶圓級封裝info1:33再來我們介紹小晶片triplet1:35晶片越小良率越高1:37再來1:37我們介紹晶片堆疊晶圓堆疊窄板Coros s1:41Coros l和Coros r1:43再來1:43我們就介紹台積電的晶片堆疊面板1:46堆疊窄板Coros1:47以及晶圓級多晶片模組WMCN1:51最後1:51我們和大家介紹台積電的高效能運算1:54h p c和人工智慧AI技術平台1:57首先台積電先進封裝的硬體架構2:00包括晶片堆疊front end 3D2:03也就是系統堆疊整合晶片SOIC2:07包括晶片堆疊晶圓chip on Wafer2:10焊晶圓堆疊晶圓Wafer on Wafer2:12以及先進封裝back end 3D2:15包括整合散出行晶圓級封裝info2:18使用晶片2:19優先chip first進行先進封裝2:22包括info r使用導線重布層and2:26info l使用區域系物聯加導線重布層2:30晶片堆疊晶圓堆疊窄板cross使用晶片2:33最後cheap last進行先進封裝2:36包括Coas s使用細中介板2:39以及Coas r使用導線從不層中介板2:43以及Coas l使用區域系互聯加導線2:46從不層中介板2:48接下來2:48我向大家介紹金源及金立尺寸封裝2:51WLCSP所謂的晶圓級封裝2:54Wafer level是指先將整片晶圓封裝好以後2:58再進行切割的動作3:00所謂的傳統封裝技術3:02是3:02在細晶圓上完成所有半導體製成之後3:06切割成一個一個晶片3:08再個別包裝起來3:10而晶圓級封裝3:11是指在聚晶圓上3:13完成所有半導體製成之後3:15接下來完成所有先進封裝的製成3:19再將晶片一個一個切開3:21而前面的晶圓級封裝方式稱為散入型3:25晶圓級封裝3:26FIWP這種封裝技術封裝完成之後3:31所有的外部金屬球3:33只能放在晶片的面積內3:35因此稱為散入型3:37它的製作方式是3:38在細晶圓上完成所有半導體製成之後3:43也就是完成電晶體綠色的部分之後3:46先徒步環氧樹脂進行石刻3:50在成長導線3:51從不成進行10顆3:53再徒步環氧樹脂3:55接下來將環氧樹脂磨掉3:57露出導線3:59從布層的金屬導線再連接外部金屬球4:03這時候已經完成了封裝的動作4:06再進行精密切割4:08就得到一顆一顆的機體電路4:10接下來翻轉180度4:12正面朝下連接到印刷電路板上4:16從這個圖各位會發現4:17散入型晶圓級封裝的封裝過程4:21實際上使用的就是半導體製成4:23而且外部金屬球4:25只能分布在晶片以內的面積4:28因此4:29散入型晶圓級封裝的外部金屬球4:32能分布在晶片內的面積4:35這種封裝方式的優點是成本低4:38效率高但是缺點也很明顯4:41由於晶片的面積有限4:42所能容納的外部金屬球數目比較少4:46只適合小型的晶片4:48如果晶片的訊號太多4:50外部金屬球太多4:52該怎麼辦呢4:53因此科學家發明瞭散4:55出型晶圓級封裝FOWP4:58也就是在晶片的周圍製作散出區5:02thin out area5:02再把外部金屬球5:04放在晶片焊散出區的位置5:07這樣5:08就可以大幅的增加金屬接角的數目5:11要製作散出型晶圓級封裝5:13就必須先將晶片切割開來5:16才能製作散出區5:18因此必須使用圓形或方形的玻璃5:21當做臨時載板5:22先貼上一層熱解膠膜5:25也就是特殊的雙面膠5:27並且將細晶圓上的晶片切割開5:30以後間隔一個區域5:33將晶片的背面粘貼到熱解膠膜上5:36再塗布環氧樹脂5:38利用光照互光顯影5:40石刻製作導線5:42從布層接下來製作外部金屬球5:45再將鐳射穿過玻璃加熱熱解膠膜5:49使熱解膠膜失去粘性5:51移除玻璃5:52再進行精密切割5:54就得到我們所需要的機體電路5:57接下來我們可以將機體電路翻轉180度6:01連接在印刷電路板上6:03在散出行封裝技術中6:05如果臨時載板使用圓形玻璃6:08稱為散出型晶圓級封裝FOWLP6:12如果臨時載板使用方形玻璃6:15則稱為散出型面板級封裝FOPLP6:19因此6:19業界後來把晶圓級封裝的定義改成6:23先將整片晶圓或許多晶片封裝好以後6:27再進行切割的動作6:29使用散出行金源級封裝的優點是6:32體積很小6:33厚度很薄6:34但是缺點也很明顯6:36因為沒有足夠硬度的材料支撐6:40因此散出行金源級封裝6:42不適合大面積的晶片6:44目前大部分是使用在手機的處理器6:48也就是體積要非常小的應用場景6:51而使用散出行晶圓級封裝6:54可以將不同的晶片封裝在一起6:57並且切割在一起6:59這個就是台積電的7:00整合散出行晶圓級封裝7:02info使用散出行晶圓級封裝7:05將許多晶片用不同的方法7:08整合成同一個機體電路7:10因為它不需要使用細中介板7:12此可以降低成本7:13整合散出行金源及封裝又分為三種7:16info p o p info m和info o s7:20info p o p7:21也就是將手機的處理器放在下面7:24進行整合散出行封裝之後7:27可以將動態隨機存取記憶體7:30堆疊在上面7:31稱為package on package7:33還有INFO memory或者INFO on subject7:36也就是將兩個不同的晶片封裝成一個7:40整合散出行封裝由於面積太大7:43缺乏機械支撐7:44因此可以堆疊在導線載板上7:47來增加理解強度7:49這樣的封裝就稱為info on subtray7:52接下來我們和大家談談7:53小晶片triplet為什麼封裝良率高7:56這個圖裡面的左邊和右邊7:58都是12寸晶圓7:59假設有6顆灰塵平均散布在晶圓上8:03左邊是小晶片8:05從這個圖可以看出8:06總共有6顆晶片是壞的8:0918顆晶片是好的8:11所以良率是18/24=75 percent8:14而且周圍浪費的區域比較小8:17右邊是大鏡片8:18從這個圖可以看出有6個鏡片是壞的8:216個鏡片是好的8:23所以良率是6/12=50 percent8:26而且周邊浪費的區域大8:28從這個圖可以看出8:30晶片越小良率越高8:32晶片越大良率越低8:33但是過去8:34整個半導體產業8:35是朝向系統單晶片的方向發展8:38因此8:39越來越多的系統被堆疊到單一晶片上8:42造成晶片越來越大8:44成本越來越高8:46而目前整個產業是朝向小晶片發展8:49雖然小晶片可以提高良率8:51但是每個小晶片如果個別封裝8:54最後就會造成體積變大8:57系統整合之後的電子產品變大9:00也就是手機尺寸變大9:02該怎麼解決呢9:03使用小晶片9:04還能夠維持機體電路體積很小的方法9:07就是利用先進封裝9:09在過去系統單晶片的時代9:12科學家把中央處理器CPU9:14圖形處理器GPU9:16甚至射頻機體電路r f9:18三個不同的單元9:20整合在同一個晶片上9:22而現在科學家把中央處理器CPU9:25圖形處理器GPU以及射頻機體電路RF9:29分別製作成三個不同的小晶片9:32再利用先進封裝9:34把這三個小晶片9:36經由微凸塊連接在細中介板上9:39再經由金屬凸塊連接到導線載板上9:43利用先進封裝的技術9:45就可以讓小晶片封裝以後9:48體積只比原來的系統單晶片大一點點9:51這樣就可以保持電子的產品9:53體積不會增加9:55接下來我們向大家介紹立體封裝技術9:58也就是台積電的晶片堆疊10:00晶圓堆疊載板Corus10:02首先將處理器焊記憶體10:05晶片的正面朝下10:06經由為凸塊Micro bump堆疊到系中介板上10:10再經由焊接圖塊solder bump10:13堆疊到導線載板上10:15這樣就完成先進封裝10:17在系中介板內10:18有細穿孔TSV可以傳遞訊號10:22系中介板上的線路尺寸大約一維米10:25導線載板上的線路尺寸大約10維米10:28外部金屬球大約100維米10:31最後再連接到印刷電路板上10:34如果將處理器焊記憶體左10:36右堆疊在系中介板上10:38稱為2.5D封裝10:40如果在記憶體晶片上製作細穿孔TSV10:44再垂直堆疊起來10:46稱為3D封裝10:47這種垂直堆疊晶片的記憶體10:50使用動態隨機存取10:53記憶體Dray10:54稱為高頻寬記憶體HBN10:56而台積電的Coas封裝分成三種11:00第一種稱為晶片堆疊晶圓堆疊窄板11:03細中介板Coas s11:05也就是處理器焊記憶體11:08堆疊在細中介板上11:10再堆疊到導線載板上11:12CO s s的製作流程是11:14先使用12寸細晶圓作為細中介板11:18並且在上面製作細穿孔11:21焊多層金屬導線11:23接下來11:24再將處理器焊劑一體晶片正面朝下11:27經由為凸塊連接到系中介板上11:30從這個圖可以看出11:32Covas s的封裝技術11:34在12寸晶圓的邊邊有許多浪費的區域11:38當處理器焊機一體鏡片很大的時候11:41浪費的區域就很大11:43因此這種封裝的成本很高11:45解決的方法是使用第二種11:48稱為晶片堆疊晶圓堆疊窄板11:50區域系互聯Coas l11:52也就是將處理器焊機一體之間11:55經由區域系互聯LSI連接起來11:59所謂的區域系互聯12:01就是利用半導體製成12:02製作面積很小的細晶片12:06上麵包括細穿孔焊多層金屬導線12:09負責連接處理器焊機一體的訊號12:12其他區域則使用灰色的環氧樹脂12:16焊黃色的金屬銅12:18導線經由模塑化合物摩汀康胖製成12:22製作導線12:23從布層最後再堆疊到導線窄板上12:26這種封裝技術12:27同時也可以將其他被動元件12:30例如細電容整合到封裝裡面12:33也可以使12:33用第三種稱為晶片堆疊12:35晶圓堆疊窄板導線重布成CO s r12:39也就是將處理器焊機一體12:41堆疊到導線從布層上12:43再堆疊到導線載板上12:45其中綠色的部分是環氧樹脂12:48黃色的部分是金屬銅導線12:51而台積電的Coas l製作流程是12:54先使用圓形或方形的玻璃12:56貼上暫時貼合成12:58再將區域系互聯12:59就是製作細穿孔13:01焊多層導線的細橋13:03連接到暫時貼合成13:05再製作導線從布層13:07再將處理器焊機一體正面朝下13:10連接到細橋13:11焊導線從布層上13:13再利用環氧樹脂包覆晶片13:15保護晶片13:16接下來使用鐳射穿過玻璃加熱13:20使暫時貼合層去除粘性13:22再移除玻璃13:23之後再製作焊接凸塊13:26最後才進行精密切割13:28這樣就可以連接到導線載板上13:31在Coas l的製作過程中13:33臨時載板原本是使用12寸的圓形玻璃13:37由於台積電都是使用半導體製成設備13:41來進行先進封裝13:43而半導體製成設備13:44都是使用12寸圓形的基板13:46因此在過去13:48台積電都是使用12寸圓形的玻璃13:51來作為臨時載板13:53但是13:53使用12寸圓形的玻璃來作為臨時載板13:56如果中介板的尺寸大約5.5倍的光照14:00尺寸也就是4,565毫米平方14:05一個12寸圓形的玻璃臨時窄板14:08只能放7個中介板14:10旁邊浪費的區域非常大面積14:13使用效率只有45 percent14:15如果把12寸圓形的玻璃臨時窄板14:19改成12寸方形的臨時窄板14:22則同樣尺寸的中介板14:24可以放16個中介板14:26可以布滿整個臨時窄板邊緣14:29浪費的區域大幅14:30減少面積使用效率可以提高到81 percent14:34這樣大概可以降低10 percent的成本14:37未來14:37如果將臨時窄板的尺寸變成600*600毫米14:43可以放下64個中介板14:45則面積使用效率可以高達90 percent14:48這樣可以將成本降低20 percent以上14:51大家要特別留意14:52這裡黃色的中介板14:54指的是區域系互聯焊模塑化合物14:58或者導線從布層14:59而灰色的部分是玻璃臨時載板15:02在台積電15:03如果使用12寸15:05圓形的玻璃作為臨時載板15:07稱為Coas l或Coas r15:10如果使用12寸15:11方形的玻璃作為臨時載板15:14或是600毫米乘以600毫米的方形玻璃15:18作為臨時載板15:19則稱為晶片堆疊面板堆疊載板Corpos15:23而目前所有網絡上的媒體15:25都以為15:26台積電已經在使用玻璃中介板15:29取代細中介板15:30事實上15:31使用玻璃中介板必須製作玻璃穿孔TGB15:35因為玻璃容易碎裂15:36困難度高15:37還不成熟15:38因此上個月15:39台積電法說會董事長所說的COPOS15:42並不是使用方形玻璃中介板15:45而是使用方形玻璃臨時載板15:47千萬不要弄錯嘍15:49此外台積電也成功開發出15:51晶圓級多晶片模組WNCN15:54這種技術焊晶片堆疊晶圓15:57導線從不層15:58COWDHR比較相似16:00也就是前面介紹的CO WDHR16:03不含導線載板16:04只有上面這個部分16:06這樣16:06可以擁有更多的導線從不層的層數16:10更大的連接區域16:11更加的散熱能力16:12更高的導線密度16:14我們前面介紹過16:15傳統的手機處理器16:17是使用整合散出行封裝16:19INFO pop也就是將處理16:22器進行散出16:23行晶圓級封裝之後16:25再將記憶體堆疊到處理器上16:28用這樣的方式會增加厚度16:31因此改用晶圓級多晶片模組16:34不但可以減少厚度16:35同時可以擁有更多的導線16:38從不層的層數以及更大的連接區域16:41更加的散熱能力16:42更高的導線密度16:44目前的導線密度高於預期16:46因此蘋果公司已經轉向採用16:49晶圓級多晶片模組16:50有可能會用在A20 Pro的處理器上16:54而目前台積電的高效能運算h p c16:57與人工智慧AI技術平台16:59所使用的先進封裝17:01是將處理器焊高頻寬機一體17:04堆疊在中介板上17:05再堆疊到導線載板上17:07未來台積電在處理器將使用系統堆疊17:11整合晶片SOIC17:13也就是在處理器晶片上製作細穿孔17:17並且上下垂直堆疊起來17:20同時17:20也在高頻寬記憶體晶片上製作細穿孔17:23並且垂直堆疊起來17:25在左右堆疊17:27在導線從布層中介板17:29再堆疊到導線載板上17:31在導線從布層中介板內17:33具有區域系互聯17:35也就是將細穿孔焊多層導線17:38製作在細晶片上17:39形成細橋連接處理器焊機一體17:42同時整合穩壓器17:44也就是電源機體電路17:46焊主動被動晶片17:48此外也可以將細光子晶片17:50就是在細晶片上製作光學元件17:54共同封裝在一起17:55稱為共同封裝光學CPO17:58再利用光纖連接外部進行光通訊18:02這個就是台積電未來的高效能運算18:04與人工智慧技術平台18:06所使用的先進封裝技術18:08最後歡迎大家加入芝士力專業社群18:11你的專屬科技顧問18:13從前面的介紹大家會發現18:14台積電董事長這一次在法說會所提到的18:18CoPoS 稱為晶片堆疊面板堆疊載板18:21主要是使用方形的玻璃取代圓形的玻璃18:24作為臨時載板18:26這樣才能夠增加有效面積降低成本18:29 而不是使用玻璃中介板取代矽中介板 18:32不要再弄錯囉18:33當然使用玻璃中介板取代矽中介板18:36確實是目前業界發展的一個方向18:39 但是因為玻璃中介板必須製作玻璃穿孔18:42因為玻璃的特性容易碎裂18:44因此目前這個技術還不成熟18:46 我相信台積電一定也有進行相關的研究18:49 但是還需要更多的時間才有機會成功18:52好 我們今天的節目到這邊18:53大家對於台積電的先進封裝技術有任何問題18:57歡迎大家發表在影片的下方18:58我們再來討論18:59謝謝大家 晚安 Bye Bye
565 words · 482 lines
